एमएलसीसी पावर इंटीग्रिटी पीआई डिज़ाइन डिकॉउलिंग कैपेसिटर - हाई-स्पीड सर्किट के लिए लक्ष्य प्रतिबाधा गणना अनुनाद दमन पीसीबी लेआउट कार्यान्वयन गाइड

एमएलसीसी पावर इंटीग्रिटी (पीआई) डिजाइन और डिकूपलिंग कैपेसिटर - लक्ष्य प्रतिबाधा गणना, अनुनाद दमन, पीसीबी लेआउट और हाई-स्पीड सर्किट के लिए कार्यान्वयन गाइड

कंपनी: डोंगगुआन मुसेन लेयटन इलेक्ट्रॉनिक टेक्नोलॉजी कंपनी लिमिटेड

एमएलसीसी पावर इंटीग्रिटी, पीआई डिजाइन, डीकपलिंग कैपेसिटर चयन, लक्ष्य प्रतिबाधा, पीडीएन पावर वितरण नेटवर्क, स्व-गुंजयमान आवृत्ति, एंटी-रेजोनेंस पीक, हाई-स्पीड सर्किट पावर सप्लाई, डीडीआर डीकपलिंग, पीसीबी पावर लेआउट

परिचय

जैसे-जैसे इलेक्ट्रॉनिक सिस्टम उच्च गति, छोटे आकार, कम वोल्टेज और उच्च धारा की ओर विकसित होते हैं, सीपीयू, एफपीजीए, डीडीआर5 और हाई-स्पीड सर्डेस जैसे मुख्य उपकरणों में बिजली आपूर्ति स्थिरता के लिए तेजी से उच्च आवश्यकताएं होती हैं। पावर इंटीग्रिटी (पीआई) एक मुख्य डिज़ाइन लिंक बन गया है जो हाई-स्पीड सिस्टम, ईएमसी अनुपालन और दीर्घकालिक उत्पाद विश्वसनीयता की प्रदर्शन सीमा निर्धारित करता है। विद्युत वितरण नेटवर्क (पीडीएन) में सबसे महत्वपूर्ण डिकॉउलिंग घटक के रूप में, एमएलसीसी (मल्टी-लेयर सिरेमिक कैपेसिटर) का चयन, संयोजन और लेआउट सीधे संपूर्ण विद्युत प्रणाली की प्रतिबाधा विशेषताओं और शोर दमन क्षमता को निर्धारित करता है।

उद्योग में व्यापक डिजाइन संबंधी गलतफहमियां हैं: अधिकांश हार्डवेयर इंजीनियर केवल "अनुभवजन्य मूल्यों" के आधार पर डिकॉउलिंग कैपेसिटर को कॉन्फ़िगर करते हैं, बड़ी क्षमता वाले एमएलसीसी को आँख बंद करके ढेर कर देते हैं, और ईएसआर (समतुल्य श्रृंखला प्रतिरोध), ईएसएल (समतुल्य श्रृंखला अधिष्ठापन) और एसआरएफ (स्व-प्रतिध्वनि आवृत्ति) जैसे मुख्य उच्च-आवृत्ति मापदंडों को अनदेखा करते हैं। परिणामस्वरूप, विशिष्ट आवृत्ति बैंड पर पीडीएन में प्रतिबाधा शिखर दिखाई देते हैं, पावर तरंग मानकों से अधिक हो जाती है, उच्च गति सिग्नल घबराहट बढ़ जाती है, और ईएमआई विकिरण परीक्षण पास करना मुश्किल हो जाता है। इन समस्याओं का निवारण करना बेहद कठिन है और बार-बार बोर्ड संशोधन के बाद भी इन्हें मौलिक रूप से हल नहीं किया जा सकता है।

एमएलसीसी ईएसआर/ईएसएल प्रतिबाधा अनुनाद विफलता और ईएमसी फ़िल्टरिंग पर श्वेत पत्र में, हमने उच्च आवृत्ति फ़िल्टरिंग पर कैपेसिटर अनुनाद के अंतर्निहित प्रभाव का व्यवस्थित रूप से विश्लेषण किया है। यह लेख शक्ति अखंडता के संपूर्ण परिदृश्य को और गहराई से बताएगा। पीडीएन लक्ष्य प्रतिबाधा के सिद्धांत से शुरू करते हुए, हम एमएलसीसी डिकॉउलिंग के मुख्य तंत्र, कैपेसिटेंस ग्रेडिएंट मिलान नियम, ढांकता हुआ और पैकेज चयन तर्क, और प्रमुख पीसीबी लेआउट मानदंड के बारे में विस्तार से बताएंगे। डीडीआर, एफपीजीए और ऑटोमोटिव डोमेन नियंत्रकों जैसे विशिष्ट उच्च गति परिदृश्यों के साथ मिलकर, हम व्यावहारिक सुधार मामलों और कार्यान्वयन योग्य चेकलिस्ट द्वारा समर्थित मानकीकृत चयन समाधान प्रदान करेंगे। यह इंजीनियरों को एक व्यवस्थित एमएलसीसी डिकॉउलिंग डिजाइन मानसिकता स्थापित करने और एक समय में पावर रिपल, उच्च आवृत्ति शोर और अनुनाद शिखर जैसी लगातार पीआई समस्याओं को हल करने में मदद करता है।

1. पावर इंटीग्रिटी डिज़ाइन में मुख्य ग़लतफ़हमियाँ

1.1 सात सामान्य उच्च-आवृत्ति पीआई डिज़ाइन हानियाँ

1. ग़लतफ़हमी 1: बड़ी धारिता का अर्थ है बेहतर वियुग्मन प्रभाव
   सत्य: बड़ी क्षमता वाले एमएलसीसी में कम सेल्फ-रेजोनेंट फ्रीक्वेंसी (एसआरएफ) होती है और मेगाहर्ट्ज से ऊपर आगमनात्मक विशेषताओं को प्रस्तुत करती है, जिससे उच्च-आवृत्ति डिकॉउलिंग क्षमता पूरी तरह से खो जाती है। बड़े कैपेसिटेंस को आँख बंद करके स्टैक करने से इसके बजाय मजबूत एंटी-रेजोनेंस शिखर आएंगे और विशिष्ट आवृत्ति बैंड में शोर खराब हो जाएगा।
2. ग़लतफ़हमी 2: समान विनिर्देश के अधिक समानांतर कैपेसिटर कम प्रतिबाधा का कारण बनते हैं
   सत्य: समान धारिता वाले समानांतर कैपेसिटर केवल कम-आवृत्ति प्रतिबाधा को कम कर सकते हैं। उच्च-आवृत्ति प्रतिबाधा पर ईएसएल का प्रभुत्व है, और बढ़ती मात्रा का ईएसएल अनुकूलन पर सीमित प्रभाव पड़ता है। इसके अलावा, यह मल्टी-ऑर्डर अनुनाद पेश करेगा और पीडीएन प्रतिबाधा उतार-चढ़ाव को बढ़ाएगा।
3. ग़लतफ़हमी 3: केवल नाममात्र कैपेसिटेंस पर ध्यान दें, ईएसएल/ईएसआर मापदंडों को अनदेखा करें
   सत्य: उच्च-आवृत्ति डिकॉउलिंग क्षमता कैपेसिटेंस के बजाय ईएसएल द्वारा निर्धारित की जाती है। 0201 छोटे-पैकेज कैपेसिटर का उच्च-आवृत्ति डिकॉउलिंग प्रभाव समान कैपेसिटेंस वाले 0603 पैकेज से कहीं बेहतर है, और मुख्य अंतर परजीवी अधिष्ठापन में निहित है।
4. ग़लतफ़हमी 4: X7R ढांकता हुआ सभी डिकॉउलिंग परिदृश्यों के लिए सार्वभौमिक है
   सत्य: तापमान बहाव और X7R के पूर्वाग्रह क्षीणन के कारण वास्तविक धारिता नाममात्र मूल्य से काफी भिन्न हो जाएगी। पीडीएन प्रतिबाधा तापमान/वोल्टेज के साथ उतार-चढ़ाव करती है, इसलिए उच्च गति परिशुद्धता परिदृश्यों के लिए C0G/X8R उच्च स्थिरता डाइलेक्ट्रिक्स का चयन किया जाना चाहिए।
5. ग़लतफ़हमी 5: कैपेसिटर प्लेसमेंट स्थिति डिकॉउलिंग प्रभाव को प्रभावित नहीं करती है
   सत्य: डिकॉउलिंग कैपेसिटर से पावर पिन तक ट्रेस और इंडक्शन के माध्यम से सीधे ईएसएल पर सुपरइम्पोज़ किया जाएगा। दूरी में प्रत्येक 1 मिमी की वृद्धि के लिए, उच्च-आवृत्ति वियुग्मन प्रभाव 10% से अधिक कम हो जाता है। अनुचित लेआउट चयन लाभ को पूरी तरह से खो देगा।
6. ग़लतफ़हमी 6: पर्याप्त बिजली वाले विमान डिकॉउलिंग कैपेसिटर की आवश्यकता को खत्म कर देते हैं
   सत्य: पावर विमानों का गीगाहर्ट्ज़ बैंड के ऊपर केवल कम प्रतिबाधा प्रभाव होता है। मध्य-निम्न आवृत्ति डिकॉउलिंग और ऊर्जा भंडारण के लिए एमएलसीसी अभी भी आवश्यक है। वे पूरक हैं और एक दूसरे का स्थान नहीं ले सकते।
7. ग़लतफ़हमी 7: योग्य पावर रिपल का अर्थ है योग्य पीआई डिज़ाइन
   सच्चाई: रिपल केवल कम-आवृत्ति विशेषताओं को दर्शाता है। उच्च-आवृत्ति प्रतिबाधा शिखर, क्षणिक भार प्रतिक्रिया और शोर युग्मन जैसी पीआई समस्याओं का सरल तरंग परीक्षणों द्वारा पता नहीं लगाया जा सकता है, लेकिन यह सीधे सिग्नल अखंडता और ईएमआई समस्याओं का कारण बनेगा।

2. एमएलसीसी डिकॉउलिंग और पीडीएन प्रतिबाधा विशेषताओं के अंतर्निहित सिद्धांत

2.1 लक्ष्य प्रतिबाधा: पीआई डिज़ाइन के लिए मुख्य मीट्रिक

पावर इंटीग्रिटी डिज़ाइन का अंतिम लक्ष्य पूरे ऑपरेटिंग फ़्रीक्वेंसी बैंड में बिजली वितरण नेटवर्क की प्रतिबाधा को "लक्ष्य प्रतिबाधा" से नीचे रखना है, यह सुनिश्चित करना कि लोड क्षणिक धारा में परिवर्तन होने पर बिजली आपूर्ति वोल्टेज के उतार-चढ़ाव को स्वीकार्य सीमा के भीतर नियंत्रित किया जाता है। लक्ष्य प्रतिबाधा गणना सूत्र है:

• वी _डीडी : नाममात्र बिजली आपूर्ति वोल्टेज
• तरंग% : अधिकतम स्वीकार्य वोल्टेज उतार-चढ़ाव अनुपात (आमतौर पर ±5%, उच्च गति परिदृश्यों के लिए ±3% के भीतर)
• मैं _{अधिकतम} : भार की अधिकतम क्षणिक वर्तमान भिन्नता

एमएलसीसी का मुख्य कार्य विभिन्न आवृत्ति बैंडों में कम-प्रतिबाधा पथ प्रदान करना, क्षणिक धारा को पूरक करना, वोल्टेज के उतार-चढ़ाव को दबाना और यह सुनिश्चित करना है कि पीडीएन प्रतिबाधा पूर्ण आवृत्ति बैंड में लक्ष्य मान से कम है।

2.2 एमएलसीसी और स्व-अनुनाद आवृत्ति का तीन-चरण प्रतिबाधा

एकल एमएलसीसी की प्रतिबाधा आवृत्ति परिवर्तनों के साथ तीन स्पष्ट अंतराल प्रस्तुत करती है, जो सीधे इसके प्रभावी डिकॉउलिंग आवृत्ति बैंड को निर्धारित करती है:

1. कैपेसिटिव क्षेत्र (एफ <एसआरएफ) : बढ़ती आवृत्ति के साथ प्रतिबाधा कम हो जाती है। यह संधारित्र का प्रभावी डिकॉउलिंग बैंड है, जो मुख्य रूप से मध्य-निम्न आवृत्ति शोर को दबाता है।
2. अनुनाद बिंदु (एफ = एसआरएफ) : कैपेसिटिव रिएक्शन और आगमनात्मक रिएक्शन एक दूसरे को रद्द करते हैं, और प्रतिबाधा ईएसआर के बराबर होती है। यह सबसे कम प्रतिबाधा वाला आवृत्ति बिंदु है और एकल संधारित्र के लिए सबसे अच्छा डिकॉउलिंग प्रभाव है।
3. आगमनात्मक क्षेत्र (f > SRF) : प्रतिबाधा बढ़ती आवृत्ति के साथ बढ़ती है। संधारित्र एक प्रारंभ करनेवाला के रूप में व्यवहार करता है, पूरी तरह से उच्च-आवृत्ति वियुग्मन क्षमता खो देता है, और शोर को भी बढ़ा सकता है।

स्व-गुंजयमान आवृत्ति गणना सूत्र:

मुख्य निष्कर्ष: बड़े कैपेसिटेंस से एसआरएफ कम हो जाता है, और प्रभावी डिकॉउलिंग बैंड कम आवृत्ति की ओर अधिक पक्षपाती होता है। छोटे पैकेज से कम ईएसएल और उच्च एसआरएफ होता है, जिसमें मजबूत उच्च-आवृत्ति डिकॉउलिंग क्षमता होती है।

2.3 समानांतर एंटी-रेजोनेंस: मल्टी-कैपेसिटर संयोजनों का छिपा हुआ नुकसान

जब विभिन्न कैपेसिटेंस मान वाले एमएलसीसी समानांतर में जुड़े होते हैं, तो बड़ी क्षमता वाले कैपेसिटर के आगमनात्मक क्षेत्र और छोटी क्षमता वाले कैपेसिटर के कैपेसिटिव क्षेत्र के बीच समानांतर अनुनाद होता है, जिससे एक एंटी-रेजोनेंस शिखर बनता है। इस आवृत्ति बिंदु पर पीडीएन प्रतिबाधा एकल संधारित्र की प्रतिबाधा से बहुत अधिक होगी, जो बिजली आपूर्ति शोर का एम्पलीफायर बन जाएगी।

एंटी-रेज़ोनेंस शिखर सबसे अधिक ईएमआई और असामान्य उच्च-आवृत्ति तरंग का मुख्य मूल कारण है, और पीआई डिज़ाइन का मुख्य नियंत्रण बिंदु भी है। उचित कैपेसिटेंस ग्रेडिएंट मिलान, कम-ईएसएल कैपेसिटर चयन और डंपिंग अनुकूलन एंटी-रेजोनेंस को दबाने के तीन मुख्य साधन हैं।

3. एमएलसीसी चयन और ढांकता हुआ अनुकूलन को अलग करने के लिए मुख्य आयाम

3.1 पैकेज और ईएसएल: उच्च-आवृत्ति डिकॉउलिंग के लिए प्राथमिक कारक

उच्च-आवृत्ति डिकॉउलिंग क्षमता परजीवी अधिष्ठापन ईएसएल पर हावी है, और पैकेज का आकार ईएसएल को प्रभावित करने वाला सबसे महत्वपूर्ण कारक है। छोटे पैकेज का मतलब है कम ईएसएल और बेहतर उच्च-आवृत्ति डिकॉउलिंग प्रभाव। विभिन्न पैकेजों के लिए विशिष्ट ईएसएल संदर्भ मान:

चयन लौह नियम: उच्च-आवृत्ति डिकॉउलिंग के लिए सबसे छोटे पैकेज को प्राथमिकता दें। उच्च-आवृत्ति डिकॉउलिंग के लिए बड़े-पैकेज कैपेसिटर निषिद्ध हैं।

3.2 ढांकता हुआ चयन: स्थिरता और धारिता के बीच संतुलन

3.3 कैपेसिटेंस ग्रेडिएंट मिलान: पूर्ण-बैंड कम प्रतिबाधा कवरेज

एक एकल संधारित्र केवल एक संकीर्ण आवृत्ति बैंड में कम प्रतिबाधा को कवर कर सकता है। एंटी-रेजोनेंस चोटियों को दबाते हुए, कम आवृत्ति से उच्च आवृत्ति तक पूर्ण-बैंड कम प्रतिबाधा कवरेज प्राप्त करने के लिए कई कैपेसिटेंस ग्रेडिएंट्स का मिलान करना आवश्यक है। सामान्य ग्रेडिएंट मिलान सिद्धांत:

• कम-आवृत्ति ऊर्जा भंडारण परत (<1MHz) : बड़ी क्षमता वाले MLCC (10μF~100μF) + बड़े वर्तमान क्षणिक परिवर्तनों को संभालने के लिए इलेक्ट्रोलाइटिक/टैंटलम कैपेसिटर
• मध्य-निम्न आवृत्ति डिकॉउलिंग परत (1~10MHz) : स्विचिंग बिजली आपूर्ति हार्मोनिक्स को कवर करने के लिए 1μF~4.7μF MLCC
• मध्य-उच्च आवृत्ति डिकॉउलिंग परत (10~100MHz) : उच्च गति डिजिटल शोर को दबाने के लिए 0.1μF~1μF MLCC
• उच्च-आवृत्ति डिकॉउलिंग परत (100MHz+) : GHz-स्तरीय उच्च-आवृत्ति शोर को कवर करने के लिए 100pF~10nF छोटा-पैकेज C0G MLCC

अत्यधिक स्पैन के कारण होने वाली मजबूत एंटी-रेजोनेंस चोटियों से बचने के लिए आसन्न कैपेसिटेंस ग्रेडिएंट को 10 बार के भीतर नियंत्रित करने की सिफारिश की जाती है। सुसंगत प्रतिबाधा विशेषताओं को सुनिश्चित करने के लिए समान ग्रेड की कैपेसिटेंस एकीकृत पैकेज और एकीकृत ढांकता हुआ अपनाएगी।

4. विशिष्ट उच्च गति परिदृश्यों के लिए मानकीकृत एमएलसीसी डिकॉउलिंग समाधान

4.1 डीडीआर4/डीडीआर5 मेमोरी पावर सप्लाई डीकपलिंग

कोर दर्द बिंदु: डीडीआर डेटा दर बड़े क्षणिक प्रवाह के साथ 3200MT/s~6400MT/s तक पहुंच जाती है। बिजली का शोर सीधे सिग्नल जिटर और बिट त्रुटि दर को प्रभावित करता है। वीडीडीक्यू और वीपीपी बिजली आपूर्ति में अत्यधिक उच्च पीआई आवश्यकताएं हैं।

चयन समाधान:

• निकट-कण डिकॉउलिंग: प्रत्येक DDR कण 0201 0.1μF C0G MLCC के 2 ~ 4 टुकड़ों से सुसज्जित है, जो उच्च-आवृत्ति शोर को कवर करने के लिए पावर पिन के करीब रखा गया है।
• मध्य-चरण डिकॉउलिंग: प्रत्येक 2 कणों को मध्य-आवृत्ति बैंड को कवर करने के लिए 0402 1μF X8R MLCC के 1 टुकड़े के साथ मिलान किया जाता है।
• पावर इनलेट ऊर्जा भंडारण: कम आवृत्ति ऊर्जा भंडारण प्रदान करने के लिए एकाधिक 0603 10μF~22μF X8R MLCC समानांतर में जुड़े हुए हैं
• ढांकता हुआ आवश्यकता: पूर्ण तापमान रेंज में स्थिर क्षमता सुनिश्चित करने के लिए X8R औद्योगिक/ऑटोमोटिव परिदृश्यों में व्यापक रूप से X7R का स्थान लेगा।

4.2 एफपीजीए/सीपीयू कोर पावर सप्लाई डिकॉउलिंग

कोर दर्द बिंदु: कम कोर वोल्टेज (0.8V~1.2V), बड़ा करंट (दसियों एम्पीयर स्तर), तेज़ क्षणिक परिवर्तन, बेहद कम लक्ष्य प्रतिबाधा, और उच्च-आवृत्ति डिकॉउलिंग के लिए सख्त आवश्यकताएं।

चयन समाधान:

• पिन-स्तरीय डिकॉउलिंग: प्रत्येक पावर पिन 0201 100nF C0G MLCC के 1 टुकड़े से सुसज्जित है, जिसमें परजीवी अधिष्ठापन को कम करने के लिए पैड के करीब वाया होता है।
• ब्लॉक-स्तरीय डिकॉउलिंग: प्रत्येक 10~20 पिन को मध्य-निम्न आवृत्ति प्रतिबाधा के पूरक के लिए 0402 1μF X8R MLCC के समूह के साथ मिलान किया जाता है
• बोर्ड-स्तरीय ऊर्जा भंडारण: कम आवृत्ति प्रतिबाधा अनुपालन सुनिश्चित करने के लिए इलेक्ट्रोलाइटिक कैपेसिटर के साथ संयुक्त रूप से बड़ी क्षमता वाले एमएलसीसी सरणियों को पावर इनलेट पर व्यवस्थित किया जाता है।
• मुख्य नोट: बायस कैपेसिटेंस ड्रॉप के कारण अपर्याप्त क्षणिक प्रतिक्रिया से बचने के लिए X5R ढांकता हुआ निषिद्ध है

4.3 ऑटोमोटिव डोमेन नियंत्रकों के लिए हाई-स्पीड पावर

मुख्य दर्द बिंदु: -40℃~125℃ की विस्तृत तापमान सीमा, कंपन वातावरण, एईसी-क्यू200 विश्वसनीयता आवश्यकताएं, और बिजली स्थिरता सीधे कार्यात्मक सुरक्षा को प्रभावित करती है।

चयन समाधान:

• C0G+X8R ढांकता हुआ संयोजन को प्राथमिकता देते हुए, पूरी श्रृंखला के लिए ऑटोमोटिव-ग्रेड AEC-Q200 MLCC को अपनाएं।
• MCU/SoC कोर बिजली आपूर्ति: 0402 छोटे-पैकेज ऑटोमोटिव C0G+X8R ग्रेडिएंट मिलान, उच्च आवृत्ति और स्थिरता को संतुलित करता है
• पावर डोमेन हाई-वोल्टेज बिजली आपूर्ति: दीर्घकालिक पूर्वाग्रह स्थिरता सुनिश्चित करने के लिए 3 गुना से अधिक वोल्टेज व्युत्पन्न का सामना करने के साथ हाई-वोल्टेज X8R MLCC
• कंपन और थर्मल चक्र तनाव के कारण होने वाले माइक्रोक्रैक से बचने के लिए उच्च तनाव वाले क्षेत्रों के लिए सॉफ्ट-टर्मिनेशन ऑटोमोटिव एमएलसीसी वैकल्पिक है

4.4 हाई-स्पीड सर्डेस और आरएफ बिजली आपूर्ति

कोर दर्द बिंदु: पावर शोर को सीधे आरएफ सिग्नल पर संशोधित किया जाता है, जिससे अत्यधिक चरण शोर और स्पर होता है, पावर तरंग और शोर के लिए बेहद सख्त आवश्यकताएं होती हैं।

चयन समाधान:

• क्लास II डाइइलेक्ट्रिक्स की गैर-रैखिकता और शोर को खत्म करने के लिए 100% C0G डाइइलेक्ट्रिक MLCC को अपनाएं
• फुल-बैंड कम प्रतिबाधा को कवर करने और अनुनाद शिखर से बचने के लिए मल्टी-स्टेज छोटे कैपेसिटेंस ग्रेडिएंट मिलान को अपनाएं
• ईएसएल को कम करने और उच्च-आवृत्ति डिकॉउलिंग प्रभाव में सुधार के लिए 0201/0402 अल्ट्रा-छोटे पैकेजों को प्राथमिकता दें
• पावर पथ में π-प्रकार फ़िल्टर जोड़ें, ब्रॉडबैंड शोर दमन प्राप्त करने के लिए चुंबकीय मोतियों के साथ C0G कैपेसिटर जोड़ें

5. प्रमुख पीसीबी लेआउट नियम: एमएलसीसी डिकॉउलिंग प्रदर्शन को अधिकतम करें

5.1 प्लेसमेंट सिद्धांत

• निकटता सिद्धांत: डिकॉउलिंग कैपेसिटर को यथासंभव लोड पावर पिन के करीब रखा जाना चाहिए। दूरी में प्रत्येक 1 मिमी की वृद्धि के लिए, उच्च-आवृत्ति प्रतिबाधा लगभग 10% बढ़ जाती है। उच्च आवृत्ति वाले छोटे कैपेसिटर को पहले पिन के करीब रखा जाता है, और बड़े कैपेसिटर को थोड़ा दूर रखा जा सकता है।
• समरूपता सिद्धांत: प्रतिबाधा स्थिरता सुनिश्चित करने के लिए कैपेसिटर को विभेदक बिजली आपूर्ति और बहु-चरण बिजली आपूर्ति के लिए सममित रूप से व्यवस्थित किया जाता है।
• शोर से बचाव सिद्धांत: शोर युग्मन से बचने के लिए कैपेसिटर को प्रेरक और ट्रांसफार्मर जैसे मजबूत विकिरण उपकरणों से दूर रखा जाता है।

5.2 रूटिंग एवं डिज़ाइन के माध्यम से

• पैड के निकट विअस: प्रत्येक संधारित्र पैड को पावर/ग्राउंड प्लेन में विअस के साथ व्यक्तिगत रूप से ड्रिल किया जाता है; साझा vias निषिद्ध हैं। लंबे निशानों द्वारा शुरू किए गए अतिरिक्त अधिष्ठापन से बचने के लिए वाया और पैड के बीच की दूरी 0.5 मिमी से कम है।
• छोटे और चौड़े निशान: कैपेसिटर से पिन तक के निशान ट्रेस प्रतिरोध और अधिष्ठापन को कम करने के लिए जितना संभव हो उतना छोटा और चौड़ा होना चाहिए।
• मल्टी-वाया इंडक्शन रिडक्शन: उच्च-वर्तमान और उच्च-आवृत्ति परिदृश्यों के लिए, परजीवी इंडक्शन को और कम करने के लिए प्रति पैड 2 विया ड्रिल किए जाते हैं।

5.3 समतल परत डिज़ाइन

• पावर प्लेन और ग्राउंड प्लेन एक-दूसरे से सटे हुए हैं, गीगाहर्ट्ज-स्तरीय डिकॉउलिंग प्रदान करने और एमएलसीसी के उच्च-आवृत्ति शॉर्टबोर्ड को पूरक करने के लिए प्लेन कैपेसिटेंस का उपयोग किया जाता है।
• पावर प्लेन विभाजन यथासंभव नियमित होना चाहिए, लंबी और संकीर्ण पट्टियों से बचना चाहिए जो प्लेन प्रतिबाधा को बढ़ाते हैं।
• ग्राउंड प्लेन पूर्ण और निरंतर होना चाहिए, और रिटर्न पथ को नुकसान पहुंचाने वाले विभाजित ग्राउंड प्लेन निषिद्ध हैं।

6. विशिष्ट पीआई मुद्दों के लिए व्यावहारिक सुधार मामले

केस 1: DDR5 VDDQ बिजली आपूर्ति की अत्यधिक तरंग और घबराहट

दोष घटना: औद्योगिक नियंत्रण मदरबोर्ड के DDR5 4800MT/s रीड-राइट परीक्षण में उच्च बिट त्रुटि दर। मापी गई VDDQ शक्ति उच्च-आवृत्ति तरंग मानक से अधिक है, और सिग्नल घबराना विनिर्देश से अधिक है।

मूल कारण: मूल डिज़ाइन ने डिकूपलिंग के लिए सभी 0603 10μF X7R कैपेसिटर को अपनाया, केवल दस मेगाहर्ट्ज से अधिक के एसआरएफ के साथ। यह उच्च-आवृत्ति बैंड में आगमनात्मक विशेषताओं को प्रस्तुत करता है, जो डीडीआर उच्च-गति स्विचिंग शोर को दबाने में पूरी तरह से असमर्थ है, और स्पष्ट विरोधी-अनुनाद शिखर हैं।

सुधार समाधान:

1. प्रति DDR कण में 0201 0.1μF C0G MLCC के 4 टुकड़े जोड़ें, उच्च-आवृत्ति डिकॉउलिंग को अनुकूलित करने के लिए पिन के करीब रखें;
2. कैपेसिटेंस ग्रेडिएंट बनाने और एंटी-रेजोनेंस को दबाने के लिए बड़ी क्षमता वाले X7R के हिस्से को 0402 1μF X8R से बदलें;
3. डिज़ाइन के माध्यम से अनुकूलन करें, प्रत्येक संधारित्र पैड को पास के स्वतंत्र विअस के साथ ड्रिल किया जाता है।

सुधार प्रभाव: पावर हाई-फ़्रीक्वेंसी रिपल 60% कम हो गया, सिग्नल जिटर 50% कम हो गया, डीडीआर रीड-राइट बिट त्रुटि दर साफ़ हो गई, और संबंधित फ़्रीक्वेंसी बैंड में ईएमसी विकिरण परीक्षण 8डीबी कम हो गया।

केस 2: ऑटोमोटिव डोमेन नियंत्रक का निम्न-तापमान पावर दोलन

दोष घटना: -40℃ कम तापमान वाले वातावरण में, एमसीयू कोर बिजली आपूर्ति में समय-समय पर दोलन और कभी-कभी दुर्घटना होती है, जबकि कमरे के तापमान पर यह पूरी तरह से सामान्य है।

मूल कारण: मूल डिज़ाइन में X7R बड़ी क्षमता वाले डिकॉउलिंग कैपेसिटर को अपनाया गया था। कम तापमान पर, कैपेसिटेंस क्षीण हो जाता है और ईएसआर बढ़ जाता है, जिसके परिणामस्वरूप पावर लूप का अपर्याप्त चरण मार्जिन होता है और दोलन होता है। इस बीच, कम तापमान के साथ आरोपित पूर्वाग्रह वास्तविक समाई को डिजाइन मूल्य से 30% से अधिक विचलित कर देता है।

सुधार समाधान: सभी कोर पावर डिकॉउलिंग को ऑटोमोटिव-ग्रेड X8R MLCC से बदल दिया गया है, और पूर्ण तापमान रेंज में स्थिर मापदंडों को सुनिश्चित करने के लिए क्षतिपूर्ति नेटवर्क कैपेसिटर को C0G डाइइलेक्ट्रिक से बदल दिया गया है।

सुधार प्रभाव: -40℃~125℃ की पूर्ण तापमान सीमा में कोई बिजली दोलन नहीं, स्थिर तरंग, और कम तापमान दुर्घटना समस्या पूरी तरह से हल हो गई।

MP0402R225K010TAAA एमएलसीसी कैपेसिटर

MP0603X105K025TAAA एमएलसीसी कैपेसिटर

MP0603X104K050TAAA MLCC

MP0805X104K050TAAA एमएलसीसी कैपेसिटर

MP1206X105K050TAAA एमएलसीसी कैपेसिटर

7. एमएलसीसी डिकॉउलिंग पीआई डिज़ाइन चेकलिस्ट

म्यू सेन निष्कर्ष

पावर इंटीग्रिटी डिज़ाइन का सार प्रतिबाधा नियंत्रण है, और एमएलसीसी पूर्ण-बैंड कम-प्रतिबाधा पीडीएन को साकार करने के लिए आधारशिला है। उत्कृष्ट पीआई डिज़ाइन बड़ी संख्या में कैपेसिटर या बड़ी कैपेसिटेंस पर निर्भर नहीं करता है, बल्कि लक्ष्य प्रतिबाधा, उचित कैपेसिटेंस ग्रेडिएंट मिलान, कम-परजीवी पीसीबी लेआउट और ढांकता हुआ और काम की परिस्थितियों के अनुकूल पैकेज चयन के आधार पर सटीक चयन पर निर्भर करता है। "अनुभवजन्य डिज़ाइन" से "मात्रात्मक डिज़ाइन" में स्थानांतरण पीआई सफलता दर में सुधार और बोर्ड संशोधनों की संख्या को कम करने का मुख्य मार्ग है।

बैरन एमएलसीसी पूर्ण श्रृंखला उत्पाद 0201 से 2225 तक के सभी पैकेज, C0G/X8R/X7R के सभी डाइलेक्ट्रिक्स और कम वोल्टेज से उच्च वोल्टेज तक सभी वोल्टेज ग्रेड को कवर करते हैं। उनमें से, कम-ईएसएल उच्च-आवृत्ति श्रृंखला, विस्तृत तापमान उच्च-स्थिरता X8R श्रृंखला और ऑटोमोटिव-ग्रेड AEC-Q200 श्रृंखला विभिन्न उच्च-गति और उच्च-विश्वसनीयता परिदृश्यों की पीआई डिजाइन आवश्यकताओं को पूरी तरह से पूरा कर सकती है। हम ग्राहकों के पीडीएन सिमुलेशन और चयन अनुकूलन का समर्थन करने के लिए पूर्ण प्रतिबाधा वक्र पैरामीटर और स्पाइस मॉडल प्रदान कर सकते हैं। इस बीच, एफएई टीम पूर्ण-प्रक्रिया तकनीकी सहायता प्रदान कर सकती है जैसे कि बोर्ड पीआई समीक्षा, डिकॉउलिंग योजना अनुकूलन और समस्या सुधार, जिससे ग्राहकों को उच्च-प्रदर्शन और उच्च-विश्वसनीयता पावर सिस्टम बनाने में मदद मिलती है।

आप निःशुल्क पीआई डिज़ाइन समीक्षा और एमएलसीसी अनुकूलित चयन समाधान प्राप्त करने के लिए अपना पीसीबी लेआउट या बीओएम सूची भेज सकते हैं।